【导语】近日，系统级验证EDA解决方案提供商芯华章科技与北京开源芯片研究院宣布，双方携手基于芯华章的P2E硬件验证系统，共同探索出适用于RISC-V架构的高效验证方法学。该方案预期将显著提升验证效率，有效解决RISC-V CPU设计验证中面临的用例运行时间长和调试难度大等挑战。此次合作不仅为RISC-V处理器验证提供了创新解决方案，还将进一步推动国产RISC-V处理器的发展与产业应用。
近日，系统级验证 EDA 解决方案提供商芯华章科技与北京开源芯片研究院（以下简称 “开芯院”）宣布，双方基于芯华章的P2E 硬件验证系统双模验证平台，共同探索出适用于 RISC-V 架构的高效验证方法学。该方案基于开芯院昆明湖四核设计，预期实现倍数级的效率提升，解决了RISC-V CPU设计在验证中用例运行时间长和调试难度大的双重挑战。
以传统方式进行复杂的RISC-V处理器设计验证，往往会面临如下挑战：
Prototyping （原型验证）平台负责大量软件测试、性能分析等，但软件测试作为 CPU 子系统的主力验证方法，会遇到 RTL 设计问题，Prototyping平台由于自身的调试能力问题导致调试效率较低；
Emulation（硬件仿真） 平台负责 CPU 指令集级别随机验证、初始软件测试版本构建和深度问题调试，但由于Prototyping 和 Emulation 平台的验证环境的差异，可能(néng)导(dǎo)致(zhì) Emulation 平(píng)台(tái)无(wú)法(fǎ)复(fù)现(xiàn)问(wèn)题(tí)，Emulation 运(yùn)行(xíng)速(sù)率(lǜ)低(dī)导(dǎo)致(zhì) case 运(yùn)行(xíng)时(shí)间(jiān)过(guò)长(zhǎng)。
因(yīn)此(cǐ)，开(kāi)发(fā)一(yī)套(tào)针(zhēn)对(duì) RISC-V 架(jià)构(gòu)的(de)高(gāo)效(xiào)验(yàn)证(zhèng)方(fāng)法(fǎ)学(xué)迫(pò)在(zài)眉(méi)睫(jié)。
芯(xīn)华(huá)章(zhāng)的(de)P2E 硬(yìng)件(jiàn)验(yàn)证(zhèng)系(xì)统(tǒng)集成(chéng)了(le)原(yuán)型(xíng)验证和硬件仿真双模式，依托自主研发的一体化 HPE Compiler，支持芯片设计的自动综合、智能分割、优化实现和深度调试。该平台基于统一芯片、硬件和软件，实现了硬件仿真和原型验证的无缝集成，能有效缩短芯片验证周期，已在获得国内外众多头部芯片设计厂商的广泛采用。
针对 CPU 设计验证的双重挑战，芯华章和开芯院充分利用 P2E双模能力，开发出一套高效、全面的验证方法学：
基于相同的验证环境，同样的编译流程，相同的硬件平台，同时构建 Prototyping DB 和 Emulation DB，确保了不同平台之间差异最小；验证工程师在 Prototyping DB 运行测试用例，一旦遇到深层问题，切换到 Emulation DB 实施硬件调试；Emulation DB 提供灵活 Trigger 和全信号可视的能(néng)力(lì)，为(wèi)深(shēn)层(céng)调(diào)试提供保障。
2025 年 7 月 11 日，本次合作的研究成果发布，基于昆明湖四核设计，在相同的验证环境下，同时产生 Prototyping 和 Emulation 双 DB，其中 Prototyping 性能达到 9.2MHz，Emulation 性能为 5.2MHz。Emulation 平台开启 Massive Probe 功能，添加 230万条信号用于 Core 的调试，并添加 Dynamic Trigger 功能用于高速定位出错的时间点。
此外，此次探索完全基于芯华章昭睿FusionFlex云平台进行部署和调试。从对 RISC-V 感兴趣的设计公司角度来看，这极大简化了 RISC-V IP 的评估成本，设计公司直接登录云平台即可实施评估；从开芯院角度而言，更多的用户在线体验和测试也有助于 RISC-V IP 更快地收敛和成熟。
开芯院研究(jiū)院(yuàn)副(fù)院(yuàn)长(zhǎng)唐(táng)丹(dān)表(biǎo)示(shì)：“RISC-V 生(shēng)态(tài)的(de)繁(fán)荣(róng)离(lí)不(bù)开(kāi)高(gāo)效(xiào)的(de)验(yàn)证(zhèng)技(jì)术(shù)支(zhī)持(chí)。与(yǔ)芯(xīn)华(huá)章(zhāng)的(de)合(hé)作(zuò)，能(néng)够(gòu)充(chōng)分(fēn)整(zhěng)合(hé)双(shuāng)方(fāng)资(zī)源(yuán)，有(yǒu)望(wàng)为(wèi) RISC-V 验(yàn)证(zhèng)方(fāng)法(fǎ)学(xué)带(dài)来(lái)新(xīn)的(de)突(tū)破(pò)，进一步提升我国在开源芯片领域的技术竞争力。”
芯华章联合CEO谢仲辉表示：“此次与开芯院的合作，是芯华章在推动国产 EDA 技术与开源芯片生态融合发展道路上的重要一步。我们希望通过双方的共同努力，能够为 RISC-V 处理器的验证难题提供创新解决方案，助力 RISC-V 架构在更多领域实现广泛应用。”
随着合作的深入开展，芯华章与开芯院将持续分享研究成果，推动相关技术在行业内的应用与推广，为国产RISC-V 处理器的研发与产业发展贡献力量。
